AD8324ACPZ - 3.3 V差分线路驱动芯片

2022年1月13日 - 0评论

AD8324ACPZ线路驱动器

AD8324ACPZ引出线

AD8324是一种低成本放大器设计同轴线驾驶．AD8324的特性最适合DOCSIS 2.0和EuroDOCSIS应用程序．数字控制AD8324的增益，其具有超过59dB范围的8位分辨率，导致增益变化为1dB / LSB。AD8324接受差分或单端输入信号。通过1：1变压器驱动75Ω负载来指定输出。在65 MHz带宽的输出级别实现-54dBc的失真性能，最高可达61 dBm。该设备具有睡眠模式功能，可将静态电流降低到30μA，并具有3.3V的电源电压将电源电压降低到2.5 mA的完全掉电功能。

AD8324ACPZ引出线的配置

销不	销的名字	描述
1 2 5 9 18 19	接地	公共外部接地参考
3.	vin +.	非逆变输入，直流偏置约VCC/2。必须是交流耦合与0.1 μF电容
4	VIN -	反相输入，直流偏置至约VCC / 2。必须是交流耦合与0.1 μF电容
6		数据使能低输入，此端口控制8位并行数据锁存器和移位寄存器。逻辑0到逻辑1转换将锁存数据传送到衰减器核心（更新增益），并同时禁止串行数据传输到寄存器中。逻辑1到逻辑0转换禁止数据锁存器（保持先前的并同时启用串行数据负载的寄存器）。
7	SDATA	串行数据输入，这个数字输入允许一个8位的串行(增益)字先加载到内部寄存器的最高位(MSB)。
8	CLK	时钟输入，时钟端口控制串行衰减器数据传输速率到8位主从移位寄存器。逻辑0到逻辑1转换锁存数据位，逻辑1到逻辑0将数据位传送到从站。这需要输入串行数据字在此时钟转换之前或之前有效。
10		低功耗睡眠模式，在睡眠模式下，AD8324的电源电流降低到30 μA。逻辑0使设备下电(高ZOUT状态)，逻辑1使设备上电。
11	NIC.	没有内部连接，不要连接到这个引脚
12	BYP	内部旁路，此引脚必须外部解耦(0.1 μF电容)。
13	输出电压,	负输出信号，必须偏置到VCC。
14	输出电压+	正输出信号，必须偏向VCC
15	斜坡	外置斜坡电容器(可选)
16	TXEN	“Transmit Enable”、“Logic 0”禁用正向传输，“Logic 1”启用正向传输
17日,20	VCC	外部电源电压。
0	拉德芳斯区区域开发公司	外露焊盘，外露焊盘必须连接到低热阻的实心铜板上。这只适用于20导联LFCSP封装。

功能和规格

支持逆向路径传输系统的DOCSIS 2.0和EuroDOCSIS
增益可编程在1分贝的步骤超过59分贝范围
61 dBmV输出低失真
最小增益输出噪声电平1.3 nV/√Hz
保持75 Ω输出阻抗在传输使能和
100 MHz的上带宽（全增益范围）
支持SPI®接口
电源电压，VCC 3.63 V.
输入电压1.5 V p-p
日期，sdata，clk，睡眠，txen -0.5 v到+3.63 v
内部功耗776 mW
工作温度范围-40°C至+ 85°C
可用包20铅QSOP，和20铅LFCSP

注意:完整的技术细节可在AD8324CPZ数据表在本页的末尾。

等效IC类似AD8324ACPZ线驱动器

DS8921,MT3608.， drv632, drv135, am26ls33

如何使用AD8324ACPZ线驱动芯片

AD8324主要用于数据过滤器中的上游功率放大器（PA），包括数据过滤器服务接口规范（DOCSIS）认证的电缆调制解调器和CATV机顶盒。上游信号是由数字信号处理器（DSP），专用QPSK / QAM调制器或数字到模拟转换器产生的正交相移键控（QPSK）或正交幅度调制（QAM）信号（DAC）。在所有情况下，信号必须在应用于PA之前的低通滤波，以便从放大信号过滤带外噪声和高阶谐波。

由于电缆调制解调器和头端之间的距离变化，上游PA必须能够通过应用增益或衰减来改变输出功率。改变AD8324输出功率的能力，确保电缆调制解调器的信号有适当的水平，当它到达头端。上行信号通路通常包括双工器和电缆分路器。AD8324的设计是为了克服与这些无源组件在上游电缆路径相关的损耗。

AD8324应用电路图

AD8324由发送启用模式中的三个模拟功能组成。输入放大器（前置放大器）可以以单端或差分配置使用。如果在差分配置中使用输入，请确保输入信号在相位和相同的幅度中为180°。Vernier用于输入级，用于控制Fine 1 DB增益步骤。然后，该阶段驱动DAC，为AD8324提供大部分衰减。前置放大器和DAC块中的信号是差异的，以改善电源排斥比(PSRR)和线性。一个差动电流从DAC馈送到输出级。输出级在所有功率模式下保持75 Ω差分输出阻抗。